随着汽车电子以及电源通讯技术的加快速度进行发展，4-10OZ及其以上超厚铜箔电路板慢慢的变成为一类具有广阔未来市场发展的潜力的特殊PCB板，受到慢慢的变多的线路板制造商的关注，同时伴随着印制电路板在电子领域的应用越来越广，设备对印制板的功能要求也慢慢变得高，我们的印制电路板将不仅要为电子元器件提供必要的电气连接以及机械支撑，同时也逐渐被赋予了更多的附加功能，而能够将电源集成、提供大电流、高可靠性的超厚铜箔印制板慢慢的变成为PCB行业研发的热门产品，该产品多用于军工产品。

　　目前行业内做的比较多的印制板的铜箔厚度通常在1OZ～3OZ之间，而对于成品铜厚达10OZ及以上的超厚铜PCB的制作报道却基本上没有，捷多邦PCB主要是针对10OZ超厚铜PCB的制作流程与工艺以及制作的步骤中一些关键工序的控制了跟进，最终找到了较为理想的制作超厚铜PCB的工艺路线和工艺条件。

　　在线路板设计中，对于高电压大电流的产品而言，捷多邦PCB线路板的铜箔厚度起到极其关键的作用，那么我们怎么明白我们采购回来的电路板铜厚是不是达到了要求呢？

　　在深圳线路板生产厂商中，我们表达铜箔厚度的单位是oz，oz是ounce的缩写,中文是“盎司”的意思,它是重量单位，1OZ=28.35g。而在线 ounce(oz)定义引申为：一平方尺面积单位覆盖铜箔重量1oz(28.35g)的铜层厚度，根据铜的密度及质量等关系，可以求得结果为：1oz=1400微英寸也就是35.56um。所以在线路板行业中，oz被变成了厚度单位，1oz代表35um的铜箔.

　　在PCB采购时，有双面板，多层板，那么我们怎么知道PCB每一层的铜箔是多少呢？有一种很直白的表示方法：在有铜的那一层写成数字，没有的写“0”，每一层之间用“/”隔开。比如：1/1OZ就表示两层1OZ的铜箔，也就是说，双面板，每层铜箔为1OZ；1/2/2/2/2/1OZ，有六个数字，代表六层板，最外层两个“1”，代表外层为1OZ，中间四个“2”，代表内层有四层，并且都是2OZ的铜箔；而如果是1/2/1/1/2/1oz，则代表六层板，外层为1OZ，内层第2，5层为2OZ，内层3，4层为1OZ，直接按顺序数就好了。还有我们平时会见到“H/Hoz代表什么呢？H是英文“HALF”的缩写，代表一半，也就是1/2OZ。

　　铜箔厚度的检测的新方法有二： 一是物理破坏法，把线路板的边角位置切一小块下来，通过做切片的方式，灌胶，研磨，然后在显微镜下面做测量，这种方法测量结果准确，结果是要进行破坏性实验，只要执行就从另一方面代表着报废，并且时间长，相应配套设备要求多；二是直接用专用的面铜测厚仪 - CMI 165做测量，具有测量精确简易，质量放心可靠的特点。直接手持在铜面压下去就可以，对于一般客户真正的需求而言，CMI165面铜测厚仪足以达到要求。

　　本次实验是制作成品铜厚达10OZ的双面印制电路板，具体的实验流程如图1所示：

　　方案一：湿膜法，其主要制作思路为：利用湿膜良好的填充性将板面铺平接着进行图形转移，接下来电镀两个循环，加厚大约2OZ的厚度，也即是以2OZ的厚度叠加，具体流程如图2所示。

　　方案二：一次干膜法，其主要制作思路为：贴干膜之后进行LDI线路制作，然后再电镀一个循环，加厚大约1OZ的厚度，即以1OZ的厚度叠加，具体流程如图3所示。

　　方案三：两次干膜法，其主要制作思路为：第一次贴干膜之后进行LDI线路制作，然后电镀一个循环（大约有1OZ的厚度），此时干膜与线条基本水平，接下来再次贴干膜进行LDI线路制作，然后再电镀一个循环（大约1OZ的厚度），即以2OZ的厚度叠加，具体流程如图4所示：

　　图5 湿膜法叠加一次的线为方案一所设计的湿膜法叠加一次所得到的线路切片图，从图中能够正常的看到线路呈典型的“蘑菇状”，且两次线路出现显而易见的错位，分析两次线路产生错位的根本原因在于用湿膜进行图形转移时需要用到菲林，而人工用菲林对位时其对准度难以得到保证；而线路呈现“蘑菇状”主要是由于人工印刷的湿膜厚度较薄（1/3OZ左右），后期电镀上的铜（厚度为2OZ左右）凸出线条造成的。

　　图9 10OZ线为方案三所设计的两次干膜法叠加两次所得到的线为方案三所设计的两次干膜法叠加三次所得到的线为方案三所设计的两次干膜法叠加四次所得到的10OZ线路切片图，从这几个图中可以看出线路的对准度良好且没有出现“蘑菇状”的线条，相比于湿膜法制作的线路得到了很大的改观，分析其原因主要在于用干膜法制作线路时用的是LDI对位，在线路的对准度上能够得到保证，且由于干膜的厚度为1OZ左右，而电镀一个循环也只能加厚1OZ左右的厚度，因而电镀的时候基本不会出现“蘑菇状”线路。

　　方案二中的一次贴干膜法制作的线路在对准度上相比于方案三中的两次贴干膜法制作的线路要差一些，主要原因在于用一次贴干膜法制作线次，而用两次干膜法制作线路时其阻焊对位次数仅为4次，很明显人工阻焊对位的次数越多，“线路的错位就越明显，另外阻焊对位的次数越多，制作周期也就越长，因而从品质以及交货期两方面考虑，方案三要比方案二更可取一些。

　　通过以上的分析能够准确的看出方案三（也即是两次贴膜法）是制作超厚铜箔线路板的较为理想的工艺流程。

　　通过图形电镀来加厚线路的铜厚，使得线路与干膜持平以利于下一次贴干膜。图形电镀的电流要比实际计算出的电流值略小一些，一般以小2～3A为宜，并且要适时的用手试一下板面的平整度，以免电镀上的铜凸出线条而呈现“蘑菇状”，另外在电镀的时候要在板的周围夹上分流条同时颠倒印制板的方向来提高镀铜的均匀性。

　　方案三的制作流程中，在最后一次印阻焊之前，前期印刷的阻焊油墨主要是用来铺平板面以利于后期干膜能贴紧，如图10所示：

　　① 采用两次印油的方式做板，第一次使用43T的网版，静止时间做适当的延长,以便于消除线路间的气泡，预烘后再使用77T的网版进行第二次印油，正常静止后烤板。其中在静置和烘板时，板子应该水平放置，以防垂流。

　　②曝光时，其能量要比普通板的曝光能量略低一些，曝光级数控制在10级左右，防止因光散射而产生显影不净,进而导致油墨进入图形造成明显“阶梯状”线阻焊后固化

　　阻焊后固化时，要进行分段固化且在最高温度（150℃）下要加烤30min。其原因主要在于阻焊之后的板子接下来要进行沉铜，如果油墨后固化不充分，那么其耐热、耐化学性能都会很差，沉铜槽中的强碱性物质就会与油墨中没有固化完全的酸性树脂反生中和反应，造成油墨脱落。

　　沉铜之前要过机械前处理，以提高板面的粗糙度，增大其比表面积，进而提高沉铜层与板面的结合力。在沉铜的过程中，板子在溶胀槽和除胶渣槽中的时间不能太久，一般以5～7min为最佳，此时板子已有足够的活性，如果时间再延长，那么油墨就非常有可能耐不住强碱的侵蚀而造成阻焊层脱落。

　　板电之前要将板子放在100℃下烤1h，以除去沉铜层与阻焊层之间湿气，进而提高二者之间的结合力，防止板电之后铜层起泡而造成脱落。板电时，以1.2ASD的电流密度镀一个循环，此时表面铜厚能够达到1/3OZ左右。

　　一般覆铜箔板材，表面铜箔厚度为HOZ～2OZ，但对于厚铜箔印制板来说，其表面铜箔厚度达到了3OZ以上，在进行蚀刻时就不可避免的要采用多次蚀刻的方法，蚀刻的次数越多其侧蚀也就越严重， 对线路的精度影响也就越大。

　　对于本次实验试验而言，后期逐层叠加上去的线路是在沉铜、板电（大约1/3OZ的铜厚）的基础上制作的，也即是说在进行图形蚀刻时，需要蚀刻掉的底铜厚度只有1/3OZ左右，此时基本上不存在侧蚀。而要重点考虑的是以4OZ的底铜下料进行图形蚀刻时的侧蚀量，这就要求我们对线路进行适当的补偿，以弥补其侧蚀量，使线条的精度满足设计的要求。表1列出了铜箔厚度与单边侧蚀量之间的关系

　　一般来说，我们以蚀刻因子作为定量衡量蚀刻质量和蚀刻线]，蚀刻因子越小表示侧蚀量越大，反之，蚀刻因子越大则表示侧蚀量越小，蚀刻因子的计算标准及方法如图11所示：

　　⑴ 通过贴两次干膜逐层叠加线路的方法是制作超厚铜PCB板较为理想的工艺路线，其不仅仅可以保证线路的对准度，同时也能有效的避免“蘑菇状”线路的出现。

　　⑵ 通过图形电镀来加厚线路的铜厚，其电流值要比实际计算出的略小2～3A；通过阻焊油墨铺平板面，其曝光能量要比普通板略低一些；阻焊后固化时，要进行分段固化且在最高温度（150℃）下要加烤30min；沉铜之前要进行机械前处理，并要适当的缩短板子在溶胀和除胶渣槽中的时间；以4OZ的底铜制作线路时，要对线路做适当的补偿，以弥补其侧蚀量；在实际的生产制作的步骤中，必须控制好这些关键工序，这样才可以得到外形良好，线路精确的超厚铜PCB板。

　　三星 Exynos 2600 芯片前景堪忧：良率挑战严峻，有被取消量产风险

　　11 月 25 日消息，消息源 @Jukanlosreve 于 11 月 22 日在 X 平台发布推文，曝料称从韩国芯片设计行业渠道获悉，三星正减少 20 ...

　　2024 年 11月 25日，中国北京——10月24日，北京交通大学电气工程学院的“电力电子方向专业综合设计与实践”本科大四学生在杨晓峰教授的 ...

　　11月25日消息，据报道，台积电在其欧洲开放创新平台（OIP）论坛上宣布，N2P IP已经准备就绪，全部客户都可以基于台积电的2nm节点设计2nm芯 ...

　　意法半导体披露 2027-2028 年财务模型及2030年目标实现路径

　　制定中期财务模型：2027-2028年营收约180 亿美元，营业利润率22-24%重申200 亿+美元营收目标和相关财务模型，目前预计2030年完成营收目标 ...

　　创实技术electronica 2024首秀：加速国内分销商海外拓展之路

　　作为全球顶级规模、最具影响力的电子元器件展会，备受瞩目的2024德国慕尼黑国际电子元器件博览会（electronica 2024）于2024年11月12-15日 ...

　　一场IC设计业盛宴！10场论坛 200位演讲嘉宾，300+展商亮相2万平米专业展会！

　　提供长传输距离、大內存、高度安全的FG25 sub-GHz SoC现在全面供货

　　基于LabVIEW和MCS-51单片机实现数据采集与信息分析系统的设计

　　EDA与IP电子制造视频教程词云：北京市海淀区中关村大街18号B座15层1530室