根据掌握的知识和资料，针对设计提出的任务、要求和条件，设计合理、可靠、经济、可行的设计框架，对其优缺点做多元化的分析，做到心中有数。
3. 根据设计框架进行电路单元设计、参数计算和器件选择：具体设计时可以模仿成熟的电路进行改进和创新，注意信号之间的关系和限制，接着依据电路工作原理和分析方法，进行参数的估计与计算。
器件选择时，元器件的工作、电压、频率和功耗等参数应满足电路指标要求，元器件的极限参数必须留有足够的裕量，一般应大于额定值的1.5倍，电阻和电容的参数应选择计算值附近的标称值。
4. 电路原理图的绘制：电路原理图是组装、焊接、调试和检修的依据，绘制电路图时布局必须合理、排列均匀、清晰、便于看图、有利于读图。
信号的流向一般从输入端或信号源画起，由左至右或由上至下按信号的流向依次画出务单元电路，反馈通路的信号流向则与此相反；图形符号和标准，并加适当的标注；连线应为直线，并且交叉和折弯应最少，互相连通的交叉处用圆点表示，地线用接地符号表示。
电路组装一般会用通用印刷电路板焊接和实验箱上插接两种方式，不管哪一种方式，都要注意：
1. 集成电路：认清方向，找准第一脚，不要倒插，所有IC的插入方向一般应保持一致，管脚不能弯曲折断。
2. 元器件的装插：去除元件管脚上的氧化层，依据电路图确定器件的位置，并按信号的流向依次将元器件顺序连接。
3. 导线的选用与连接：导线直径应与过孔(或插孔)相当，过大过细均不好。为检查电路方便，要根据不同用途，选不一样颜色的导线，一般习惯是正电源用红线，负电源用蓝线，地线用黑线，信号线用其它颜色的线。
连接用的导线要求紧贴板上，焊接或接触良好，连接线不允许跨越IC或其他器件，尽量做到横平竖直，便于查线和更换器件， 但高频电路部分的连线应尽量短;电路之间要有公共地。
4. 预留测试空间和接线柱：在电路的输入、输出端和其测试端应预留测试空间和接线柱，以方便测量调试。
5. 布局合理和组装正确的电路：布局合理和组装正确的电路，不仅电路整齐美观，而且能提高电路工作的可靠性，便于检查和排队故障。
实验和调试常用的仪器有：万用表、稳压电源、示波器、信号发生器等。调试的主要步骤。
对照电路图和实际线路检查连线是不是正确：包括错接、少接、多接等；用万用表电阻档检查焊接和接插是否良好；元器件引脚之间有无短路，连接处有无接触不 良，二极管、三极管、集成电路和电解电容的极性是不是正确；电源供电包括极性、信号源连线是不是正确；电源端对地是否存在短路(用万用表测量电阻)；若电路经过上述检查，确认无误后，可转入静态检测与调试。
断开信号源，把经过精准测量的电源接入电路，用万用表电压档监测电源电压，观察有无非正常现象：如冒烟、异常气味、手摸元器件发烫，电源短路等，如发现不正常的情况，立即断电，排除故障。
如无异常情况，分别测量各关键点直流电压，如静态工作点、数字电路各输入端和输出端的高、低电平值及逻辑关系、放大电路输入、输出端直流电压等是否在正常工作状态下，如不符，则调整电路元器件参数、更换元器件等，使电路最终工作在合适的工作状态；对于放大电路还要用示波器观察是不是有自激发生。
动态调试是在静态调试的基础上进行的，调试的方法地在电路的输入端加上所需的信号源，并循着信号的注射逐级检测各有关点的波形、参数和性能指标是不是满足设计的基本要求，如必要，要对电路参数作进一步调整。发现问题，要设法找到原因，排除一些故障，接着来进行。(详见检查故障的一般方法)
(2)在信号较弱的输入端，尽可能使用屏蔽线连线，屏蔽线的外屏蔽层要接到公共地线上，在频率较高时要设法隔离连接线分布电容的影响，例如用示波器测量时应该使用示波器探头连接，以减少分布电容的影响。
对于新设计组装的电路来说，常见的故障原因有：实验电路与设计的原理图不符;元件不正确使用或损坏；设计的电路本身就存在某些严重缺点，不能够满足技术方面的要求，连线发生短路和开路；焊点虚焊，接插件接触不良，可变电阻器等接触不良；电源电压不合要求，性能差；仪器作用不当；接地处理不当；相互干扰引起的故障等。
检查故障的一般方法有：直接观察法、静态检查法、信号寻迹法、对比法、部件替换法旁路法、短路法、断路法、暴露法等，下面主要介绍以下几种。
1. 直接观察法和信号检查法：与前面介绍的调试前的直观检查和静态检查相似，只是更有目标针对性。
2. 信号寻迹法：在输入端直接输入一定幅值、频率的信号，用示波器由前级到后级逐级观察波形及幅值，如哪一级异常，则故障就在该级。对各种复杂的电路，也可将各单元电路前后级断开，分别在各单元输入端加入适当信号，检查输出端的输出是不是满足设计要求。
3. 对比法：将有一定的问题的电路参数与工作状态和相同的正常电路中的参数(或理论分析和仿真分析的电流、电压、波形等参数)进行比对，判断故障点，找出原因。
5. 加速暴露法：有时故障不明显，或时有时无，或要较长时间才能出现，可采用加速暴露法，如敲击元件或电路板检查接触不良、虚焊等，用加热的方法检查热稳定性差等等。
设计性实验报告最重要的包含以下几点：课题名称、内容摘要、设计内容及要求、比较和选择的设计的具体方案、单元电路设计、参数计算和器件选择、画出完整的电路图并说明电路的工作原理。
组装调试的内容，如使用的主要仪器和仪表、调试电路的方法和技巧、测试的数据和波形并与计算结果进行比较分析、调试中出现的故障、原因及排除方法
总结设计电路的特点和方案的优缺点，指出课题的核心及实用价值，提出修改完善意见和展望。
列出元器件清单，列出参考文献，收获、体会，实际撰写时可根据具有情况作适当调整。
电子电路工作时，往往在有用信号之外还存在一些令人头痛的干扰源，有的产生于电子电路内部，有的产生于外部。
外部的干扰主要有：高频电器产生的高频干扰、电源产生的工频干扰、无线电波的干扰
内部的干扰主要有：交流声、不同信号之间的互相感应、调制，寄生振荡、热噪声、因阻抗不匹配产生的波形畸变或振荡
元器件布局： 元件在印刷线路板上排列的位置要最大限度地考虑抗电磁干扰问题，原则之一是各部件之间的引线要尽量短。在布局上，要把模拟信号部分，高速数字电路部分，噪声源部分(如继电器，大电流开关等)这三部分合理地分开，使相互间的信号耦合为最小。
电源线设计：根据印制线路板电流的大小，尽量加租电源线宽度，减少环路电阻。 同时、使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。
地线设计：在电子设备中，接地是控制干扰的重要方法。如能将接地和屏蔽正确结合起来使用，可解决大部分干扰问题(详细方法见下节接地)。
退藕电容配置线路板设计的常规做法之一是在线路板的各个关键部位配置适当的退藕电容。
在印制板中有接触器、继电器、 按钮等元件时。操作它们时均会产生较大火花放电，一定要采用附图所示的 RC 电路 来吸收放电电流。一般 R 取 1 ~ 2K,C取2.2 ~ 47UF。
CMOS的输入阻抗很高， 且易受感应，因此在使用时对不用端要接地或接正电源。
这里所谈的是工作接地，设计接地点就是要尽可能减少各支路电流之间的相互耦合干扰，主要方法有：单点接地、串联接地、平面接地。在电子设备中，接地是控制干扰的重要方法。
如能将接地和屏蔽正确结合起来使用，可解决大部分干扰问题。电子设备中地线结构大致有系统地、机壳地(屏蔽地)、数字地(逻辑地)和模拟地等。在地线设计中应注意以下几点：
在低频电路中，信号的工作频率小于1MHz，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地。当信号工作频率大于10MHz时，地线阻抗变得很大，此时应尽可能降低地线阻抗，应采用就近多点接地。高频电路宜采用多点串联接地，地线应短而租，高频元件周围尽量用栅格状大面积地箔。当工作频率在1~10MHz时，如果采用一点接地，其地线，否则应采用多点接地法。
电路板上既有高速逻辑电路，又有线性电路，应使它们尽量分开，而两者的地线不要相混，分别与电源端地线相连。要尽量加大线性电路的接地面积。
若接地线很细，接地电位则随电流的变化而变化，致使电子设备的定时信号电平不稳，抗噪声性能变坏。因此应将接地线. 将接地线构成闭环路
设计只由数字电路组成的印制电路板的地线系统时，将接地线做成闭环路可以明显的提高抗噪声能力。其原因主要在于：印制电路板上有很多集成电路元件，尤其遇有耗电多的元件时，因受接地线粗细的限制，会在地结上产生较大的电位差，引起抗噪声能力变弱，若将接地结构成环路，则会缩小电位差值，提高电子设备的抗噪声能力。
© 所有版权归 江南app软件库 并拥有修订、解释权力 2021年 / 备案号：闽ICP备09019040号